l 無連線操作：該實驗系統采用了*的設計技術，使實驗用的可編程CPLD/FPGA器件的I/O接口與輸入輸出器件全部采用固定連接，使得HZ6-11203F（ZY11EDA11BF）型實驗開發系統能滿足從簡單的數字電路實驗到復雜的數字系統設計實驗，并一直延伸擴展到綜合電子設計等創新性實驗課題上。在實驗方法上*摒棄了傳統實驗中需要連接大量導線而帶來的諸多不便，使學生從傳統的硬件連接搭建方式轉到軟件設計、仿真調試電路系統的實驗方式，使傳統硬件設計方式用EDA技術實現。
l 混合電壓系統：現在隨著對所設計系統低功耗、低噪聲的要求，低電壓的CPLD/FPGA器件使用越來越普遍。因此HZ6-11203F（ZY11EDA11BF）型實驗系統適應了這一發展趨勢，在本系統中提供了ALTERA公司的ACEX1K系列的FGPA 以滿足綠色能源電子系統要求器件低功耗、低噪聲和高電磁兼容性的要求。
l 系統配置標準規范：HZ6-11203F（ZY11EDA11BF）型實驗箱擁有豐富的外圍硬件接口資源，比如：8位開關按鍵模塊、發光二極管模塊、數碼管顯示模塊等硬件資源。另外，HZ6-11203F（ZY11EDA11BF）型實驗箱中還配置了標準的擴展接口，如：VGA視頻接口、PS/2鍵盤接口、RS232串行接口、語音輸出接口等，可以完成各類常規和典型的EDA相關實驗。
二、系統組成
l 編程下載模塊
l 數碼管顯示模塊（8位動態顯示）
l LED顯示模塊（16位）
l 數字可調信號源（1Hz~50MHz）
l 開關按鍵模塊（8位）
l 電源模塊
l 喇叭模塊
l 核心芯片（EP1K30TC144-3）
l 配置模塊（EPC2LC20）
l RS232串口模塊
l VGA視頻接口模塊
l PS/2鍵盤接口模塊
三、實驗內容
l zui基本的實驗項目，主要用于熟悉EDA工具軟件的使用，以使用EDA軟件完成一些原數字電路中的電路設計，如譯碼器，計數器等，方法上可以用原理圖輸入的方法，實驗內容如下所示：
（1）軟件學習：
1） EDA軟件的熟悉與使用（MaxPlusII 10.2學習課件支持）
（2）組合邏輯：
1） １位全加器的設計（示例課件支持）
2） 基本門電路系列
3） 編碼器系列
4） 譯碼器系列
5） 數據比較器系列
6） 數據選擇器系列
7） 奇偶檢驗器系列
8） 七人表決器（組合邏輯應用）
（3）時序邏輯：
1） 2位十進制頻率計的設計（示例課件支持）
2） 基本觸發器系列
3） 數碼管顯示控制系列
4） 計數器系列
5） 寄存器與鎖存器系列
6） 序列信號發生器（時序邏輯應用）
7） 基于LPM_ROM的4位乘法器（示例課件支持）
8） 基于波形方式設計的一位熱碼循環編碼器（示例課件支持）
l zui基本的實驗項目，主要是通過這些設計熟悉VHDL語言基本使用方法，以使用VHDL硬件描述語言完成一些原數字電路中的電路設計，如編碼器、譯碼器、顯示控制器、計數器等，熟悉硬件描述語言*的有限狀態機功能。如：
（1）語言學習：
1）VHDL硬件描述語言的熟悉（VHDL學習課件支持）
（2）組合邏輯：
1）邏輯門系列
2）基本組合邏輯電路的VHDL模型
a） 三態緩沖器
b） 譯碼器
c） 編碼器
d） 比較器
e） 移位器
f） 全加器
g） 乘法器
（3）時序邏輯：
1） 基本時序電路的VHDL模型
a） 鎖存器
b） 觸發器
c） 寄存器
d） 計數器
（4）有限狀態機：
1） Moore型有限狀態機的設計
2） Mealy型有限狀態機的設計
l 在掌握A中軟件的使用方法，B中VHDL硬件描述語言后，就可以進行簡單的數字系統設計、原理圖和語言綜合使用的較復雜電路設計。到此軟件與語言僅當作設計工具，開始追求設計方法及EDA技術應用中的優化方法，重點放在綜合性的設計實驗項目、典型的EDA實驗項目及系統設計實例上，從而進一步精通軟件和硬件描述語言。內容上可以選擇如下實驗項目：
聯系QQ：1121144324
聯系郵箱：1121144324@qq.com
傳真：010-82694481
聯系地址：北京市昌平區西三旗泰華龍旗廣場2號樓
